IBM представила революционную технологию чипов с почти 100 миллиардами транзисторов

Корпорация IBM сделала значительный прорыв в области полупроводниковых технологий, представив архитектуру чипов NanoStack, которая позволяет разместить около 100 миллиардов транзисторов на одном кристалле. Это достижение, основанное на технологии менее 1 нанометра, обещает значительно увеличить производительность и снизить энергопотребление будущих вычислительных систем, что особенно актуально для развития искусственного интеллекта.

Новая эра в производстве полупроводников

В то время как такие гиганты, как TSMC, Intel и Samsung, стремятся к производству чипов с размерами транзисторов в несколько нанометров в ближайшие два года и планируют перейти к субнанометровым технологиям к концу десятилетия, IBM, возможно, уже опередила их. Компания представила то, что назвала первой в мире субнанометровой технологией чипов, основанной на новой трехмерной транзисторной архитектуре NanoStack с проектной нормой 0,7 нанометра (или 7 ангстрем).

Этот исследовательский образец, анонсированный в преддверии конференции VLSI 2026, способен вместить почти 100 миллиардов транзисторов на кристалле размером с ноготь. Это примерно вдвое превышает плотность транзисторов в предыдущем тестовом чипе IBM с нормой 2 нанометра, показанном в 2021 году. На сегодняшний день самые маленькие и мощные чипы содержат около 80 миллиардов транзисторов.

Преимущества миниатюрных чипов

Миниатюризация чипов имеет огромное значение. Она позволяет размещать больше транзисторов на заданной площади, потребляя при этом меньше энергии. Это приводит к значительному увеличению производительности, снижению энергопотребления и уменьшению стоимости вычислений на единицу. Для таких ресурсоемких областей, как искусственный интеллект, требуются именно такие — высокоэффективные и экономичные чипы. Рынок для подобных решений колоссален.

От нанолистов к «наностопке»

В основе анонсированной технологии лежит NanoStack. Это трехмерная архитектура транзисторов, основанная на нанолистах, которая масштабируется вертикально (вдоль оси Z) путем штабелирования и смещения КМОП-устройств (комплементарный металл-оксид-полупроводник). В отличие от современных архитектур нанолистов, пионером которых также является IBM и которые сейчас внедряются ведущими производителями на узлах 3 и 2 нанометра, NanoStack соединяет два транзистора на основе нанолистов в единую вертикальную структуру. Каждый уровень при этом оптимизируется независимо и контактирует с противоположных сторон.

Каждый транзистор в представленной структуре использует три нанолиста толщиной менее 5 нанометров (примерно 15 атомов кремния в поперечнике), разделенные промежутками около 9 нанометров. Затем два таких устройства соединяются вертикально с использованием ультратонкого диэлектрического процесса, что IBM называет ключевым новшеством. Поскольку верхние и нижние устройства могут использовать различные канальные материалы, диэлектрики и металлы, IBM утверждает, что NanoStack — это не просто отдельное решение, а целая транзисторная платформа, которую можно развивать на протяжении нескольких поколений: 7 ангстрем (Å), 5 Å, 3 Å и потенциально до 1 Å согласно внутренней дорожной карте компании.

Ангстрем — это одна десятимиллиардная метра, или одна десятая нанометра. Для чипов это очень малая величина, указывающая на высокую степень миниатюризации.

Джей Гамбетта, директор по исследованиям и сотрудник IBM, отметил на пресс-брифинге: «Это первая в мире субнанометровая технология чипов с новой транзисторной архитектурой. Мы не просто делаем транзисторы меньше; мы переосмысливаем способ создания чипов, чтобы добиться значительно большей производительности и энергоэффективности».

Прогнозируемые улучшения: производительность, эффективность и плотность SRAM

IBM позиционирует технологию 0,7 нанометра как значительный шаг вперед по сравнению с сегодняшними узлами нанолистов, а не просто как очередное инкрементальное уменьшение размеров. Основываясь на внутренних тестах по сравнению со своим 2-нанометровым узлом, компания заявила, что её новые чипы обеспечат до 50% более высокую производительность при том же энергопотреблении или до 70% более низкое энергопотребление при той же производительности.

Компания также подчеркнула 40-процентное улучшение масштабирования площади ячеек статической оперативной памяти (SRAM) по сравнению с технологией 2 нанометра. Это изменение IBM назвала «шагом, не виданным в отрасли более десятилетия», и оно может быть особенно важным для ускорителей ИИ, эффективность которых напрямую зависит от пропускной способности встроенной памяти.

В лабораторных условиях IBM сообщила об экспериментальном подтверждении архитектуры с использованием ультратонкого диэлектрического соединения в КМОП-процессе, демонстрации двойного канального инжиниринга для стекированных устройств и функциональных КМОП-инверторов с ожидаемым поведением переключения. «В совокупности эти результаты подтверждают, что технология NanoStack может быть физически реализована и поддерживает реальные вычисления», — указано в пресс-материалах компании.

Масштабирование на уровне ангстрем, литография High-NA EUV и материалы

IBM явно заявляет, что «0,7 нм» и «7 ангстрем» следует воспринимать как названия поколений технологических узлов, а не как буквальные длины затворов или шаги транзисторов. Это соответствует общей отраслевой тенденции отделения названий узлов от конкретных физических размеров. Внутренне компания сравнивала критические размеры NanoStack — такие как шаги затворов и контактный шаг затвора — с предполагаемым узлом класса 1 нанометра, а затем добивалась дальнейшего масштабирования за счет вертикального размещения.

Для достижения этих результатов исследовательская линия в Олбани активно использует передовые литографические и материаловедческие разработки. IBM и её партнеры в Нью-Йорке, включая ASML, Lam Research, Tokyo Electron и SCREEN, уже устанавливают инструмент для литографии с высокой числовой апертурой EUV (High-NA EUV), который, по мнению компании, «необходим для будущего масштабирования логических схем», а также оценивают новые металлооксидные резисты для формирования рисунков на узлах класса ангстрем. Со стороны устройств, разделение верхних и нижних транзисторов в NanoStack открывает возможность для внедрения новых канальных материалов и диэлектриков для каждого уровня отдельно, без необходимости их квалификации для всей планарной КМОП-структуры.

По словам Хуиминга Бу, вице-президента IBM по исследованиям и разработкам кремниевых технологий, NanoStack представляет собой новую парадигму. Эта технология переводит чипы в полностью трехмерное масштабирование и обеспечивает отрасли как минимум «еще одно десятилетие» развития логических устройств по мере перехода от нанометров к ангстремам.

Однако не стоит слишком торопиться с выводами. Исторически внедрение любого действительно нового материала в массовое КМОП-производство занимало более десяти лет. Тем не менее, IBM утверждает, что разделенная архитектура NanoStack может снизить эти препятствия. Уже сейчас университетские исследователи в области устройств обращаются к IBM для изучения новых материалов в рамках этой архитектуры.

ИИ, центры обработки данных и сроки коммерциализации

Хотя представленный сегодня чип 0,7 нанометра является исследовательским проектом, IBM уже связывает эту работу напрямую с дорожными картами в области ИИ и облачных вычислений. Гамбетта и Бу оба подчеркнули, что прирост производительности на ватт имеет решающее значение для удовлетворения растущего спроса на ИИ без экспоненциального увеличения затрат на электроэнергию, особенно в центрах обработки данных, где электричество и охлаждение теперь являются определяющими ограничениями.

Бу отметил: «Все требуют большей производительности, но никто не хочет платить по счетам за электроэнергию». Он добавил, что «эта новая инновация может повысить производительность на 50% по сравнению с лучшими чипами, доступными сегодня, и в то же время снизить энергопотребление на 70%, если управлять им в вычислениях, что является очень важным компонентом для ИИ». Увеличение плотности SRAM на 40% также может помочь архитекторам размещать кэши и встроенную память ближе к вычислительным блокам, сокращая накладные расходы на перемещение данных при обучении и выполнении задач ИИ.

IBM подчеркнула, что NanoStack является универсальной логической технологией, а не одноразовой или специализированной структурой. Ожидается, что NanoStack в конечном итоге станет основой для центральных процессоров (CPU), графических процессоров (GPU), однокристальных систем (SoC) для мобильных устройств и массивов SRAM. Хотя в настоящее время IBM сосредоточена на внедрении своего 2-нанометрового процесса на основе нанолистов в производство совместно с японским партнером Rapidus, компания заявила, что NanoStack призвана заменить технологию нанолистов в качестве основной передовой архитектуры, начиная с узла менее 1 нанометра.

Несмотря на эту оговорку, компания уже обсуждает коммерциализацию своих чипов в будущем. Опираясь на свой опыт передачи интеллектуальной собственности по нанолистам и других инноваций в области устройств коммерческим производителям, IBM видит путь к промышленному использованию NanoStack на узле менее 1 нанометра «уже в ближайшие 5 лет».